更多“当TTL门电路输入端对地接电阻R=10kΩ时,相当于此端________。A、接逻辑“1”B、接逻辑“0”C、接0.4V”相关的问题
当TTL门电路输入端对地接电阻R=10kΩ时,相当于此端________。
门电路输入端对地所接电阻R≥RON时,相当于此端()。
门电路输人端对地所接电阻R≤ROF时.相当于此端()
门电路输人端对地所接电阻R≥RON时.相当于此端()
门电路输人端对地所接电阻R≥RON时.相当于此端()。
门电路输人端对地所接电阻R≤ROF时.相当于此端()。
门电路输入端对地所接电阻R≤ROFF时,相当于此端()。
下列说法错误的是()。
A.一般TTL逻辑门电路的输出端彼此可以并接
B.TTL与非门的输入伏安特性是指输入电压与输入电流之间的关系曲线
C.输入负载特性是指输入端对地接入电阻R时,输入电流随R变化的关系曲线
D.电压传输特性是指TTL与非门的输入电压与输入电流之间的关系
E.一般TTL逻辑门电路的输入端彼此可以并接
在逻辑门电路中,当与门的输入端没有接信号时,其输入端为逻辑______电平。
TTL逻辑门电路输出高电平3.6V,输出低电平0.3V,阈值1.4V,写出图2.2.1中电压表V1、V2指示值,结果填入表2.2.1中
TTL逻辑门电路输出高电平3.6V,输出低电平0.3V,阈值1.4V,写出图2.2.1中电压表V1、V2指示值,结果填入表2.2.1中。
福师《数字逻辑》在线作业二-0006
1.逻辑函数的表示方法中具有唯一性的是( ).
2.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( ).
3.TTL电路中,高电平VH 的标称值是( )
4.一个8选一数据选择器的数据输入端有( )个
5.一个T触发器,在T=1时,来一个时钟脉冲后,则触发器( )。
6.欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用( )级触发器
7.组合逻辑电路中的险象是由于( )引起的
9.逻辑表达式Y=AB可以用( )实现
10.在下列逻辑电路中,不是组合逻辑电路的有( )
11.把一个五进制计数器与一个四进制计数器串联可得到( )进制计数器
12.在一个8位的存储单元中,能够存储的最大无符号整数是( ).
14.和二进制数(.001)等值的十六进制数学是( )。
15.和二进制码1100对应的格雷码是( )
16.主从触发器的触发方式是( )
17.设计一个8421码加1计数器,至少需要( )触发器
18.在何种输入情况下,“或非”运算的结果是逻辑1( ).
C.任一输入为0,其他输入为1
19.以下代码中为恒权码的为( ).
20.下列逻辑门中,( )不属于通用逻辑门
1.优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效 。( )
2.计算器的模是指构成计数器的触发器的个数
3.TTL OC门(集电极开路门 )的输出端可以直接相连,实现线与 。( )
4.一般TTL门电路的输出端可以直接相连,实现线与 。( )
5.数字系统中,寄存器间只有信息传送微操作。
6.实际逻辑电路中,信号经过同一电路中的不同路径所产生的时延一般来说是相同的
7.三态门的三种状态分别为:高电平、低电平、不高不低的电压 。( )
8.在卡诺图中,每一个方格表示逻辑函数的一个最小项
9.基本的RS触发器具有空翻现象
10.OC门,即集电极开路门,是一种能够实现线逻辑的电路 。( )
11.奇偶校验码能发现两位(或偶数位)出错
12.方波的占空比为0.5 。( )
13.一个触发器能够记忆“0”和“1”两种状态
14.若两个函数具有不同的逻辑函数式,则两个逻辑函数必然不相等 。( )
16.编码与译码是互逆的过程 。( )
17.利用反馈归零法获得N进制计数器时,若为异步置零方式,则状态SN只是短暂的过渡状态,不能稳定而是立刻变为0状态 。( )
18.0FEH是我们数制中的十六进制 。( )
19.实际上,信号经过任何逻辑门和导线都回产生时间延迟。
20.数的真值形式是一种原始形式,不能直接用于计算机中
21.利用卡诺图合并最小项时,所有为1的方格必须要圈 。( )
23.十进制数(9 )10比十六进制数(9 )16小 。( )
24.逻辑代数只有与运算、或运算、非运算 。( )
25.5个触发器最多可以构成16进制计数器
1.下列触发器中,没法约束条件的是( )
2.以下电路中可以实现“线与”功能的有哪些( ).
3.数字逻辑电路一般分为()。
4.逻辑代数包括的三种基本运算是 ( ) 。
5.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“1” 。
B.通过电阻2.7kΩ接电源
D.通过电阻510Ω接地
福师《数字逻辑》在线作业一-0002
2.8位移位寄存器,串行输入时经( )个脉冲后,8位数码全部移入寄存器中
3.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( ).
4.一块数据选择器有三个地址输入端,则它的数据输入端应有( )。
5.在数字系统里,当某一线路作为总线使用,那么接到该总线的所有输出设备(或器件 )必须具有( )结构,否则会产生数据冲突 。
6.三态门输出高阻状态时,( )不正确的说法
A.用电压表测量指针不动
7.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“0”
B.通过电阻2.7kΩ接电源
D.通过电阻510Ω接地
8.设计一个8421码加1计数器,至少需要( )触发器
9.把一个五进制计数器与一个四进制计数器串联可得到( )进制计数器
10.欲对全班53个同学以二进制代码编码表示,最少需要二进制的位数是()
12.欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用( )级触发器
13.以下表达式中符合逻辑运算法则的是( ).
14.下列触发器中,( )不可作为同步时序逻辑电路的存储元件
15.下列逻辑门中,( )不属于通用逻辑门
16.八路数据选择器应有( )个选择控制器
17.和二进制码1100对应的格雷码是( )
18.一个无符号8位数字量输入的DAC,其分辨率为( )位
19.一位十六进制数可以用( )位二进制数来表示
20.一个T触发器,在T=1时,来一个时钟脉冲后,则触发器( )。
1.实际上,信号经过任何逻辑门和导线都回产生时间延迟。
2.逻辑变量的取值,1比0大 。
3.触发器和逻辑门一样,输出取决于输入现态
4.一般TTL门电路的输出端可以直接相连,实现线与 。( )
5.利用三态门可以实现数据的双向传输。
6.TTL与非门的多余输入端可以接固定高电平 。( )
7.化简完全确定状态表时,最大等效类的数目即最简状态表中的状态数目。
8.定点表示是指数中的小数点位置固定不变
9.逻辑变量反映逻辑状态的变化,逻辑变量仅能取值“0”或“1”
10.格雷码具有任何相邻码只有一位码元不同的特性 。( )
11.TTL集电极开路门输出为1时由外接电源和电阻提供输出电流 。( )
12.编码与译码是互逆的过程 。( )
13.寄存器分为数码寄存器和移位寄存器
15.主从式的JK触发器在工作时对输入信号没有约束条件。
16.三态门的三种状态分别为:高电平、低电平、不高不低的电压 。( )
17.5个触发器最多可以构成16进制计数器
18.八进制数(18 )8比十进制数(18 )10小 。( )
19.数的真值形式是一种原始形式,不能直接用于计算机中
20.利用卡诺图合并最小项时,所有为1的方格必须要圈 。( )
21.按输出是否应该变化,分为"0"型险象与"1"型险象
22.正数N的反码补码都与原码相同。
23.0FEH是我们数制中的十六进制 。( )
24.二值数字逻辑中变量只能取值0和1,且表示数的大小
25.当8421奇校验码在传送十进制数(8 )10时,在校验位上出现了1时,表明在传送过程中出现了错误 。( )
1.下列触发器中,没法约束条件的是( )
2.二进制并行加法器的主要功能有( )
3.可重复进行编程的可编程器件有( )
4.以下编码中,可靠性编码有( )。
5.异步脉冲时序逻辑电路中的存储元件可以采用( )
A.时钟控制RS触发器
1.将二进制数化为等值的十进制和十六进制:
2.写出下列二进制数的原码和补码:
3.输出低电平有效的3线 – 8线译码器的输入为110时,其8个输出端07~Y Y 的电平依次为 。
5. TTL 集电极开路门必须外接__上拉电阻______才能正常工作。
1.余3码对应的8421码为(A )。
3.标准或-与式是由( C )构成的逻辑表达式。
A .与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 4. 由
或非门构成的基本R 、S触发器,则其输入端R 、S 应满足的约束条件为( B )。
5.一个8选一数据选择器的地址输入端有(C )个。
6.RAM 的地址线为16条,字长为32,则此RAM 的容量为( D )。
7.要使JK 触发器在时钟作用下的次态与现态相反,JK 端取值应为(D )。
8. 用8个触发器可以记忆( D )种不同状态.
版权声明:文章内容来源于网络,版权归原作者所有,如有侵权请点击这里与我们联系,我们将及时删除。