2、晶振要尽量靠近IC，且布线要较粗

4、时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地插针

5、让模拟和数字电路分别拥有自己的电源和地线通路，在可能的情况下，应尽量加宽这两部分电路的电源与地线或采用分开的电源层与接地层，以便减小电源与地线回路的阻抗，减小任何可能在电源与地线回路中的干扰电压

6、单独工作的PCB的模拟地和数字地可在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并一1~2nf的电容，给两电源间的信号返回电流提供通路

7、如果PCB是插在母板上的，则母板的模拟和数字电路的电源和地也要分开，模拟地和数字地在母板的接地处接地，电源在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并一1~2nf的电容，给两电源间的信号返回电流提供通路

8、当高速、中速和低速数字电路混用时，在印制板上要给它们分配不同的布局区域

9、对低电平模拟电路和数字逻辑电路要尽可能地分离

10、多层印制板设计时电源平面应靠近接地平面，并且安排在接地平面之下。

11、多层印制板设计时布线层应安排与整块金属平面相邻

12、多层印制板设计时把数字电路和模拟电路分开，有条件时将数字电路和模拟电路安排在不同层内。如果一定要安排在同层，可采用开沟、加接地线条、分隔等方法补救。模拟的和数字的地、电源都要分开，不能混用

13、时钟电路和高频电路是主要的干扰和辐射源，一定要单独安排、远离敏感电路

14、注意长线传输过程中的波形畸变

15、减小干扰源和敏感电路的环路面积，最好的办法是使用双绞线和屏蔽线，让信号线与接地线（或载流回路）扭绞在一起，以便使信号与接地线（或载流回路）之间的距离最近

16、增大线间的距离，使得干扰源与受感应的线路之间的互感尽可能地小

17、如有可能，使得干扰源的线路与受感应的线路呈直角（或接近直角）布线，这样可大大降低两线路间的耦合

18、增大线路间的距离是减小电容耦合的最好办法

19、在正式布线之前，首要的一点是将线路分类。主要的分类方法是按功率电平来进行，以每30dB功率电平分成若干组

20、不同分类的导线应分别捆扎，分开敷设。对相邻类的导线，在采取屏蔽或扭绞等措施后也可归在一起。分类敷设的线束间的最小距离是50~75mm

21、电阻布局时，放大器、上下拉和稳压整流电路的增益控制电阻、偏置电阻（上下拉）要尽可能靠近放大器、有源器件及其电源和地以减轻其去耦效应（改善瞬态响应时间）。

22、旁路电容靠近电源输入处放置

23、去耦电容置于电源输入处。尽可能靠近每个IC

24、PCB基本特性 阻抗：由铜和横切面面积的质量决定。具体为：1盎司0.49毫欧/单位面积

电容：C=EoErA/h，Eo：自由空间介电常数，Er：PCB基体介电常数，A：电流到达的范围，h：走线间距

电感：平均分布在布线中，约为1nH/m

盎司铜线来讲，在0.25mm(10mil)厚的FR4碾压下，位于地线层上方的）0.5mm宽，20mm长的线能产生9.8毫欧的阻抗，20nH的电感及与地之间1.66pF的耦合电容。

25、PCB布线基本方针：增大走线间距以减少电容耦合的串扰；平行布设电源线和地线以使PCB电容达到最佳；将敏感高频线路布设在远离高噪声电源线的位置；加宽电源线和地线以减少电源线和地线的阻抗；

26、分割：采用物理上的分割来减少不同类型信号线之间的耦合，尤其是电源与地线

27、局部去耦：对于局部电源和IC进行去耦，在电源输入口与PCB之间用大容量旁路电容进行低频脉动滤波并满足突发功率要求，在每个IC的电源与地之间采用去耦电容，这些去耦电容要尽可能接近引脚。

28、布线分离：将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。采用3W规范处理关键信号通路。

29、保护与分流线路：对关键信号采用两面地线保护的措施，并保证保护线路两端都要接地

30、单层PCB：地线至少保持1.5mm宽，跳线和地线宽度的改变应保持最低

31、双层PCB：优先使用地格栅/点阵布线，宽度保持1.5mm以上。或者把地放在一边，信号电源放在另一边

32、保护环：用地线围成一个环形，将保护逻辑围起来进行隔离

33、PCB电容：多层板上由于电源面和地面绝缘薄层产生了PCB电容。其优点是据有非常高的频率响应和均匀的分布在整个面或整条线上的低串连电感。等效于一个均匀分布在整板上的去耦电容。

34、高速电路和低速电路：高速电路要使其接近接地面，低速电路要使其接近于电源面。

地的铜填充：铜填充必须确保接地。

35、相邻层的走线方向成正交结构，避免将不同的信号线在相邻层走成同一方向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线；

36、不允许出现一端浮空的布线，为避免“天线效应”。

37、阻抗匹配检查规则：同一网格的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射，在设计中应避免这种情况。在某些条件下，可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。

38、防止信号线在不同层间形成自环，自环将引起辐射干扰。

39、短线规则：布线尽量短，特别是重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。

40、倒角规则：PCB设计中应避免产生锐角和直角，产生不必要的辐射，同时工艺性能也不好，所有线与线的夹角应大于135度

41、滤波电容焊盘到连接盘的线线应采用0.3mm的粗线连接，互连长度应≤1.27mm。

42、一般情况下，将高频的部分设在接口部分，以减少布线长度。同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。

43、对于导通孔密集的区域，要注意避免在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。

44、电源层投影不重叠准则：两层板以上（含）的PCB板，不同电源层在空间上要避免重叠，主要是为了减少不同电源之间的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。

45、3W规则：为减少线间窜扰，应保证线间距足够大，当线中心距不少于3倍线宽时，则可保持70%的电场不互相干扰，如要达到98%的电场不互相干扰，可使用10W规则。

46、20H准则：以一个H(电源和地之间的介质厚度)为单位，若内缩20H则可以将70%的电场限制在接地边沿内，内缩 1000H则可以将98%的电场限制在内。

47、五五准则：印制板层数选择规则，即时钟频率到5MHZ或脉冲上升时间小于5ns，则PCB板须采用多层板，如采用双层板，最好将印制板的一面做为一个完整的地平面

48、混合信号PCB分区准则：1将PCB分区为独立的模拟部分和数字部分；2将A/D转换器跨分区放置；3不要对地进行分割，在电路板的模拟部分和数字部分下面设统一地；4在电路板的所有层中，数字信号只能在电路板的数字部分布线，模拟信号只能在电路板的模拟部分布线；5实现模拟电源和数字电源分割；6布线不能跨越分割电源面之间的间隙；7必须跨越分割电源之间间隙的信号线要位于紧邻大面积地的布线层上；8分析返回地电流实际流过的路径和方式；

49、多层板是较好的板级EMC防护设计措施，推荐优选。

50、信号电路与电源电路各自独立的接地线，最后在一点公共接地，二者不宜有公用的接地线。

51、信号回流地线用独立的低阻抗接地回路，不可用底盘或结构架件作回路。

52、在中短波工作的设备与大地连接时，接地线<1/4λ；如无法达到要求，接地线也不能为1/4λ的奇数倍。

53、强信号与弱信号的地线要单独安排，分别与地网只有一点相连。

54、一般设备中至少要有三个分开的地线：一条是低电平电路地线（称为信号地线），一条是继电器、电动机和高电平电路地线（称为干扰地线或噪声地线）；另一条是设备使用交流电源时，则电源的安全地线应和机壳地线相连，机壳与插箱之间绝缘，但两者在一点相同，最后将所有的地线汇集一点接地。断电器电路在最大电流点单点接地。f<1MHz时，一点接地；f>10MHz时，多点接地；1MHz

55、避免地环路准则：电源线应靠近地线平行布线。

56、散热器要与单板内电源地或屏蔽地或保护地连接（优先连接屏蔽地或保护地），以降低辐射干扰

57、数字地与模拟地分开，地线加宽

58、对高速、中速和低速混用时，注意不同的布局区域

59、专用零伏线，电源线的走线宽度≥1mm

60、电源线和地线尽可能靠近，整块印刷板上的电源与地要呈“井”字形分布，以便使分布线电流达到均衡。

61、尽可能有使干扰源线路与受感应线路呈直角布线

62、按功率分类，不同分类的导线应分别捆扎，分开敷设的线束间距离应为50～75mm。

63、在要求高的场合要为内导体提供360°的完整包裹，并用同轴接头来保证电场屏蔽的完整性

64、多层板：电源层和地层要相邻。高速信号应临近接地面，非关键信号则布放为靠近电源面。

65、电源：当电路需要多个电源供给时，用接地分离每个电源。

66、过孔：高速信号时，过孔产生1-4nH的电感和0.3-0.8pF的电容。因此，高速通道的过孔要尽可能最小。确保高速平行线的过孔数一致。

67、短截线：避免在高频和敏感的信号线路使用短截线

68、星形信号排列：避免用于高速和敏感信号线路

69、辐射型信号排列：避免用于高速和敏感线路，保持信号路径宽度不变，经过电源面和地面的过孔不要太密集。

70、地线环路面积：保持信号路径和它的地返回线紧靠在一起将有助于最小化地环

71、一般将时钟电路布置在PCB板接受中心位置或一个接地良好的位置，使时钟尽量靠近微处理器，并保持引线尽可能短，同时将石英晶体振荡只有外壳接地。

72、为进一步增强时钟电路的可靠性，可用地线找时钟区圈起隔离起来，在晶体振荡器下面加大接地的面积，避免布其他信号线；

73、元件布局的原则是将模拟电路部分与数字电路部分分工、将高速电路和低速电路分工，将大功率电路与小信号电路分工，、将噪声元件与非噪声元件分工，同时尽量缩短元件之间的引线，使相互间的干扰耦合达到最小。

74、电路板按功能进行分区，各分区电路地线相互并联，一点接地。当电路板上有多个电路单元时，应使各单元有独立的地线回各，各单元集中一点与公共地相连,单面板和双面板用单点接电源和单点接地.

75、重要的信号线尽量短和粗,并在两侧加上保护地，信号需要引出时通过扁平电缆引出，并使用“地线—信号—地线”相间隔的形式。

76、I/O接口电路及功率驱动电路尽量靠近印刷板边缘

77、除时钟电路此，对噪声敏感的器件及电路下面也尽量避免走线。

78、当印刷电路板期有PCI、ISA等高速数据接口时，需注意在电路板上按信号频率渐进布局，即从插槽接口部位开始依次布高频电路、中等频率电路和低频电路 ，使易产生干扰的电路远离该数据接口。

79、信号在印刷线路上的引线越短越好，最长不宜超过25cm，而且过孔数目也应尽量少。

80、在信号线需要转折时，使用45度或圆弧折线布线，避免使用90度折线，以减小高频信号的反射。

81、布线时避免90度折线，减少高频噪声发射

82、注意晶振布线。晶振与单片机引脚尽量靠近，用地线把时钟区隔离 起来，晶振外壳接地并固定

83、电路板合理分区，如强、弱信号，数字、模拟信号。尽可能把干扰源（如电机，继电器）与敏感元件（如单片机）远离

84、用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一 点接于电源地。A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片 引脚排列时已考虑此要求

85、单片机和大功率器件的地线要单独接地，以减小相互干扰。 大功率 器件尽可能放在电路板边缘

86、布线时尽量减少回路环的面积，以降低感应噪声

87、布线时，电源线和地线要尽量粗。除减小压降外，更重要的是降低耦 合噪声

88、IC器件尽量直接焊在电路板上，少用IC座

89、参考点一般应设置在左边和底边的边框线的交点(或延长线的交点)上或印制板的插件上的第一个焊盘。

90、布局推荐使用25mil网格

91、总的连线尽可能的短，关键信号线最短

92、同类型的元件应该在X或Y方向上一致。同一类型的有极性分立元件也要力争在X或Y方向上一致，以便于生产和调试；

93、元件的放置要便于调试和维修，大元件边上不能放置小元件，需要调试的元件周围应有足够的空间。发热元件应有足够的空间以利于散热。热敏元件应远离发热元件。

94、双列直插元件相互的距离要>2mm。BGA与相临器件距离>5mm。阻容等贴片小元件相互距离>0.7mm。贴片元件焊盘外侧与相临插装元件焊盘外侧要>2mm。压接元件周围5mm内不可以放置插装元器件。焊接面周围5mm内不可以放置贴装元件。

95、集成电路的去耦电容应尽量靠近芯片的电源脚，高频最靠近为原则。使之与电源和地之间形成回路最短。

96、旁路电容应均匀分布在集成电路周围。

97、元件布局时，使用同一种电源的元件应考虑尽量放在一起，以便于将来的电源分割。

98、用于阻抗匹配目的的阻容器件的放置，应根据其属性合理布局。

99、匹配电容电阻的布局 要分清楚其用法，对于多负载的终端匹配一定要放在信号的最远端进行匹配。

100、匹配电阻布局时候要靠近该信号的驱动端，距离一般不超过500mil。

101、调整字符，所有字符不可以上盘，要保证装配以后还可以清晰看到字符信息，所有字符在X或Y方向上应一致。字符、丝印大小要统一。

102、关键信号线优先：电源、模拟小信号、高速信号、时钟信号和同步信号等关键信号优先布线；

103、环路最小规则：即信号线与其回路构成的环面积要尽可能小，环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。在双层板设计中，在为电源留下足够空间的情况下，应该将留下的部分用参考地填充，且增加一些必要的过孔，将双面信号有效连接起来，对一些关键信号尽量采用地线隔离，对一些频率较高的设计，需特别考虑其他平面信号回路问题，建议采用多层板为宜。

104、接地引线最短准则：尽量缩短并加粗接地引线（尤其高频电路）。对于在不同电平上工作的电路，不可用长的公共接地线。

105、内部电路如果要与金属外壳相连时，要用单点接地，防止放电电流流过内部电路

106、对电磁干扰敏感的部件需加屏蔽，使之与能产生电磁干扰的部件或线路相隔离。如果这种线路必须从部件旁经过时，应使用它们成90°交角。

107、布线层应安排与整块金属平面相邻。这样的安排是为了产生通量对消作用

108、在接地点之间构成许多回路，这些回路的直径（或接地点间距）应小于最高频率波长的1/20

109、单面或双面板的电源线和地线应尽可能靠近，最好的方法是电源线布在印制板的一面，而地线布在印制板的另一面，上下重合，这会使电源的阻抗为最低

110、信号走线（特别是高频信号）要尽量短

111、两导体之间的距离要符合电气安全设计规范的规定，电压差不得超过它们之间空气和绝缘介质的击穿电压，否则会产生电弧。在0.7ns到10ns的时间里，电弧电流会达到几十A，有时甚至会超过100安培。电弧将一直维持直到两个导体接触短路或者电流低到不能维持电弧为止。可能产生尖峰电弧的实例有手或金属物体，设计时注意识别。

112、紧靠双面板的位置处增加一个地平面，在最短间距处将该地平面连接到电路上的接地点。

113、确保每个电缆进入点离机箱地的距离在40mm(1.6英寸)以内。

114、将连接器外壳和金属开关外壳都连接到机箱地上。

115、在薄膜键盘周围放置宽的导电保护环，将环的外围连接到金属机箱上，或至少在四个拐角处连接到金属机箱上。不要将该保护环与PCB地连接在一起。

116、使用多层PCB：相对于双面PCB而言，地平面和电源平面以及排列紧密的信号线-地线间距能够减小共模阻抗(common impedance)和感性耦合，使之达到双面PCB的1/10到1/100。尽量地将每一个信号层都紧靠一个电源层或地线层。

117、对于顶层和底层表面都有元器件、具有很短连接线以及许多填充地的高密度PCB，可使用内层线。大多数的信号线以及电源和地平面都在内层上，因而类似于具备屏蔽功能的法拉第盒。

118、尽可能将所有连接器都放在电路板一侧。

119、在引向机箱外的连接器(容易直接被ESD击中)下方的所有PCB层上，放置宽的机箱地或者多边形填充地，并每隔大约13mm的距离用过孔将它们连接在一起。

120、PCB装配时，不要在顶层或者底层的安装孔焊盘上涂覆任何焊料。使用具有内嵌垫圈的螺钉来实现PCB与金属机箱/屏蔽层或接地面上支架的紧密接触。

121、在每一层的机箱地和电路地之间，要设置相同的“隔离区”；如果可能，保持间隔距离为0.64mm(0.025英寸)。

122、电路周围设置一个环形地防范ESD干扰：1在电路板整个四周放上环形地通路；2所有层的环形地宽度>2.5mm (0.1英寸)；3每隔13mm(0.5英寸)用过孔将环形地连接起来；4将环形地与多层电路的公共地连接到一起；5对安装在金属机箱或者屏蔽装置里的双面板来说，应该将环形地与电路公共地连接起来；6不屏蔽的双面电路则将环形地连接到机箱地，环形地上不涂阻焊剂，以便该环形地可以充当ESD的放电棒，在环形地(所有层)上的某个位置处至少放置一个0.5mm宽(0.020英寸)的间隙，避免形成大的地环路；7如果电路板不会放入金属机箱或者屏蔽装置中，在电路板的顶层和底层机箱地线上不能涂阻焊剂，这样它们可以作为ESD电弧的放电棒。

123、在能被ESD直接击中的区域，每一个信号线附近都要布一条地线。

124、易受ESD影响的电路，放在PCB中间的区域，减少被触摸的可能性。

125、信号线的长度大于300mm(12英寸)时，一定要平行布一条地线。

126、安装孔的连接准则：可以与电路公共地连接，或者与之隔离。1金属支架必须和金属屏蔽装置或者机箱一起使用时，要采用一个0Ω电阻实现连接。2.确定安装孔大小来实现金属或者塑料支架的可靠安装，在安装孔顶层和底层上要采用大焊盘，底层焊盘上不能采用阻焊剂，并确保底层焊盘不采用波峰焊工艺焊接。

127、受保护的信号线和不受保护的信号线禁止并行排列。

128、复位、中断和控制信号线的布线准则：1采用高频滤波；2远离输入和输出电路；3远离电路板边缘。

129、机箱内的电路板不安装在开口位置或者内部接缝处。

130、对静电最敏感的电路板放在最中间，人工不易接触到的部位；将对静电敏感的器件放在电路板最中间，人工不易接触到的部位。

131、两块金属块之间的邦定（binding）准则：1固体邦定带优于编织邦定带；2邦定处不潮湿不积水；3使用多个导体将机箱内所有电路板的地平面或地网格连接在一起；4确保邦定点和垫圈的宽度大于5mm。

以前使用过cadence画过几块板子，一直没有作过整理。每次画图遇到问题时，都查阅操做方法。如今整理一下cadence使用经历，将遇到问题写出来，避免重复犯错。安全

(Positive )正片：简单地说就是，在底片上看到什么就有什么。 

(Negative)负片：正好相反，看到的就是没有的，看不到的就是有的。

那么方案1和方案2应该如何进行选择呢？通常状况下，设计人员都会选择方案1做为4层板的结构。选择的缘由并不是方案2不可被采用，而是通常的PCB板都只在顶层放置元器件，因此采用方案1较为稳当。可是当在顶层和底层都须要放置元器件，并且内部电源层和地层之间的介质厚度较大，耦合不佳时，就须要考虑哪一层布置的信号线较少。对于方案1而言，底层的信号线较少，能够采用大面积的铜膜来与POWER层耦合；反之，若是元器件主要布置在底层，则应该选用方案2来制板。 
若是采用如图11-1所示的层叠结构，那么电源层和地线层自己就已经耦合，考虑对称性的要求，通常采用方案1。 

三、设置层叠步骤及方法

Section窗口，下图以四层板说明：

4）设置每层厚度，主要是外层厚度（信号层）、内层厚度和电介质层厚度。1oZ=35um，线宽1mm，能够经过2A电流。

注意：设置完每层厚度后，观察PCB整体厚度。

5）Artwork光绘文件是否负片输出，通常内电层使用负片输出，减小数据文件大小。上述5步设置，详见下图：

在导入路径中选择  原理图中生成netlist后，单击“ Import Cadence”导入网表。根据导入提供信息，判断导入是否成功。

约束规则做用：allegro设计软件优点是高速信号PCB设计，而高速信号须要 考虑信号完整性（信号须要等长）、差分信号等。

当约束设置完成后，PCB工具会自动根据定义 的约束对设计进行检查，不合符约束的地方会用DRC Markers 标记出来。

在PCB 设计中，设计规则主要包括： Electrical时序规则、物理规则、间距规则、相同网络名间距规则、properrties性能规则共4个部分。下面重点介绍如下3个规则设置。

2）新建约束规则方法：以新建电源 PWR为例说明

3）设置约束参数：设置线宽、过孔等

过孔：物理规则设置里面有一栏是Vias，点击便可设置，以下图所示

对于通常net线宽，使用默认DEFAULT线宽；而有特殊要求线宽单独设置。例如：电源相关net，先创建一个CLS_POWER的类，而后将全部电源相关net添加进去，一块儿设置线宽约束。

一、设置间距值约束规则

进入约束管理器，单击 Spacing，再点击AllLayers，以下图所示。右边有一个DEFAULT 就是默认规则，咱们能够修改其值。也支持定义特殊间距约束，点选Default按鼠标右键，执行Create-Spacing CSet。

1）line to line：根据3W原则，走线之间的间距不该小于两倍走线宽度。对于特殊的信号，如时钟走线，应适当增长走线的间距，至少为走线宽度的两倍，若是能够最好用地线隔离。

4）shape to shape:这个间距须要考虑两个shape之间电压差。电压差低于24V,不低于0.5mm便可。具体《距离及相关安全要求》

二、对net设置间距约束

通常间距使用默认DEFAULT。对间距有特殊要求，创建新的间距规则，而后对其net分配该规则。详见下面电源间距约束设置。

Electrical电气规则主要关注：差分信号约束规则、等长约束规则。下面以差分和等长为例说明：

2.4.3.1差分信号约束规则

三、  Primay Gap: 两条差分线优先线间距（边到边间距）。

六、  Neck Gap ：差分对Neck模式下的线间距（边到边间距），用于差分对走线在布线密集区域时切换到Neck值。

七、  Neck Width：差分对Neck模式下的线宽，用于差分对走线在布线密集区域时切换到Neck值。

十、Uncoupled length：该约束限制了差分对的一对网络之间的 不匹配长度。

高速布线中等长设置是常用的约束规则,在Allegro中等长设置使用相对延时约束规则。在实际使用过程遇到：同一个Net（直接链接的）和 不一样Net（XNet）状况。

咱们把连续的几段由被动元件(如电阻,电容或电感)链接的net合称为一段Xnet.。Allegro中有两个经常使用的走线长度设置

这样是能够达到要求,不过会加大Layout工程师绕线的难度,由于可能Net*A部分空间比较大有足够的绕线空间,而Net*B部分没有空间绕线,因此就比较难达到要求.若是一种设置能把Net*A与Net*B相加,而后再作等长比对,这样就能够解决问题了,好的就是Allegro都早为这些问题考虑过了,只要把Net*A与Net*B设置为一个Xnet问题就解决一半了.

下面以LCD板实例说明一下，原理图以下：

第三步：设置等长相关参数。主要设置参数以下图所示

2）设置等长基准线和+/-偏差。下面以设置CN_LCD_DE为基准线，正负偏差：0-1.5mm

Group内的全部管脚对。通常选择Global便可。

2、Pin delay：大可能是在pin之间的延时不一致时，须要作一个补偿，那就须要设置pin delay下的Z Axis Delay指的是计算线长时是否考虑Via的长度，设置好了叠层参数后就会加上via的长度。

group内的线长差。单位有三种：ns，mil，%；单位%指以目标线的N%为公差。对已经走好的线，以最长值为目标线。

1)Delta指的是基准线比目标线长仍是短，长则写入+delta值，短则写入-delta值，和目标线同样长则写入0，计算公差时的基准线即是目标线长加上delta值的结果。通常等长设置中，Delta为0。

对不知足约束的走线，显示“ED”错误，如图所示。

2)Tolerance值为于基准线的偏差，是+/-偏差。若是写50mil其实为+50/-50mil偏差，实际为100mil的偏差。通常设置等长时Delta为0，有特殊须要时能够考虑设置delta值。

注：如何修改等长线束中  基准线？？？方法以下：

2.5布局、布线、铺铜

二、摆放零件的相关操做

移动零件：选择 Edit |Move命令，可在Allegro的右下角Cmd中看到move状态，便可移动零件。打开右侧控制面板Find选项，选择合适项。

旋转零件：首先零件处于move状态，右键选择 Rotate。

镜像摆放零件：首先零件处于move状态，右键选择 Mirror。

三、使用原理图交互式摆放零件

1）打开原理图和PCB工程

1）使用不一样颜色显示多个网络：选择Dispaly |Assign color命令，选择右侧面板 Option中分配颜色。

2）设置布线栅格点：选择Setup | Grids命令，弹出栅格窗口。

1）line lock下拉列表框：选择走线改变方向时，所用的转角型和角度。

• line：转角处使用直线段
• arc：转角处使用圆弧
• off：走线使用任意方向
• 45：转角方向为45度斜线
• 90：转角方向为90度斜线

3）Line width:显示当前线宽，能够输入修改。

4）Bobble下拉列表框：选择操做，走线遇到障碍（过孔和焊盘）时，其中包括如下四项：

• off:关闭Bobble方式，该方式走线完成忽略障碍物的存在，直接从障碍物穿过，必然致使DRC错误。
• Hug only:遇到障碍物时采起抱紧障碍物的方式， 与障碍物的间距采用Spacing规则中设置的间距值。
• Hug preferred: 优先选择抱紧，若是没有空间走线，则采用推挤方式。
• Shove Preferred:优先选择推挤，若是没法推挤，则采用抱紧方式。

三、编辑shape边界

 2）添加局部光学定位点

5）丝印信息处理：一、调整元件丝印信息方向和大小  二、添加板子型号MD、编号SN、时间等 丝印信息

使用NC Parameters设置生成钻孔文件的坐标格式、单位、参数位置和名称参数等。具体设置以下图2.7.1：

钻孔文件包括PCB板上通孔类引脚和过孔的坐标值，供数控机床使用。生成钻孔文件的操做步骤以下

2）设置以下图2.7.2：

图2.7.2 钻孔文件生成设置

Root file name文本框：设置钻孔文件保存路径和名称，文件的后缀名".drl"。通常使用默认便可

3)单击Drill按钮产生钻孔文件，内容以下图：

2.7.3 生成钻孔表和钻孔图

5）单击ok按键，生成钻孔表并附在光标上。在电路板外框内  自动生成钻孔图，同时显示钻孔表。详见下图2.7.4。

图2.7.4 生成钻孔图和钻孔表

Gerber文件是全部电路设计软件均可以产生的文件，在电子组装行业又称为模版文件（stencil data）,在PCB制造业又称为光绘文件。能够说Gerber文件是电子组装业中最通用最普遍的文件格式。

Gerber文件是EIA的标准格式，分RS274-D和RS274-X两种，其中RS274-X是RS274-D的扩展文件。生产制造部门在条件许可的状况下，应当尽量要求用户或设计部门提供RS274-X的Gerber文件，这样有利于各工序的生产准备。

生成的光绘文件应包括：全部电气层（TOP、BOTTOM、GND、POWER）、阻焊层(Soldmask )、加焊层(Pastemask)、丝印层(Silk)、钻表(Drill)和本身定义内容。下面以四层板为例说明：

钻孔表和本身定义内容：

1）设置光绘文件输出路径方法：

咱们能够经过设定“User Preferences”来指定生成Gerber数据文件的保存目录。

步骤7：输入底片名称Paste-top,以下图

注：其余底片内容参考paste-top设置方法 设置，所有设置好了进入下一步。

4） 输出光绘文件前，先按照下图 9.1.1和图9.1.2设置参数。所有设置完，选择“  Creat Artwork”命令，生成光绘文件。

使用CAM350软件查看  光绘gerber文件是否正确。具体操做以下：

第一步：导入须要查看的gerber文件，按照以下操做，选择gerber文件路劲，自动导入。

注意：导入CAM350时单位需 生成gerber文件单位一致。例如：上面生成gerber的单位是公制，则导入CAM350也必须是公制，否则显示异常。

1、rules布线设置后不要重新载入网络表及封装，否则新的设置会无效。

2、PCB中有个sheet1的红色填充方框-------应该放置在规划范围以内，好像也可以删除，但

3、PCB信号线、电源线、特别是地线的线宽最好是设定范围（max、min、优先设置三个值

大小不同），从而尽量避免Width错误。

的----------在复杂电路图中用网络标号代替导线，方便画图并且使得电路图清晰。

6、层次电路图绘制---------实际的Stm32f103系列电路图需要使用层次电路图和网络标号。

8、解决封装不合适的问题：按1:1打印PCB，然后把元件实物放到图纸上比对即可。

原因：使用了总线，并且yk、yx和key&led三个电路复用总线，此类错误可能无须在意，因为线路连接正常。

（1）画45度角：英文状态下，使用shift+空格键即可。

（2）总线上要有网络标号，各个线路上也要有网络标号。

（3）总线的标注：[7..0]总线不能因为只用了0和1而写成[1..0]。

----在原理图使用快捷键P V F将差分对标志放置到你需要差分对的线上。

（1）规则设置：如上所述即可。

（4）点击面板左下方”Add”按钮，在对话框Differential Pairs中选择差分线对的第一个网络和第二个网络，点击OK按钮。

（5）Place→Interactive Differential Pairs Routing，在选择需要布线的差分线对的其中一个网络后，布线既开始了，不需要指定另一个网络的起点,系统会自动找到最近的点开始布线。

13、查找或选中元件：AD09右上方有选中网络和元件的文本框→输入或找到网络/元件，点回车键即可实现选中网络或者元件，用于查找或选中元件、网络。

14、流水线式布局：对于PCB的多路输入信号和输出信号，采用流水线式布局可以加快布局方法，节约时间。

15、PGND：接保护地或机壳（Protect GND）----可以接网口RJ45的外壳并通过电容接到GND 上，另外也可以通过电容接到电源上（如24V）；PGND与GND不是同一网络，不会连接到一起；已接触电路板仅仅存在于网络模块和电源模块。

16、批量修改属性：右键选择查找相似对象，选择相应选项的SAME，确认后第二个界面调整要批量修改的参数即可（经测试此方法不可靠）。

17、统一变更SCH封装：该操作属于批量修改元件封装。