工具类服务
编辑部专用服务
作者专用服务
EMMI/OBIRCH的研究及在芯片失效分析中的应用
在集成电路工艺由铝互连转为铜互连，电路集成度不断上升的今天，如何保证产品的可靠性成为芯片制造者研究的重点。失效分析，作为解决产品可靠性问题的重要手段，随着芯片集成度上升变得更加困难。而如何定位失效，并指导后续失效分析，则是整个失效分析工作的重中之重。　　本文围绕失效定位技术——EMMI/OBIRCH进行了研究，运用该技术对一系列失效案例进行了失效定位，结合后续物理失效分析手段，澄清了引起产品失效的原因，解决了65nm，90nm，0.13um许多芯片的可靠性问题。　　本文首先概述了集成电路尺寸缩小背景下引入的铜互连工艺，并归纳了由此引入的可靠性问题。之后阐述了失效分析的基本内容、常见的失效模式和失效机理。随后概述了物理失效分析常见仪器及其功能特点。　　论文研究了EMMI/OBIRCH的原理，明确了该技术如何实现对失效点的定位。在研究的基础上，进行了如下失效定位和分析实验:栅氧化层完整性(GOI)失效分析，绝缘层耐压(ILD_VBD)失效分析，高温使用寿命(HTOL)失效分析，高加速应力测试(HAST)失效分析。　　通过实验发现:EMMI对于前段器件层次的失效定位十分有效，如栅氧化层漏电，PN节漏电等;而OBIRCH在后段互连失效中的定位效果明显，如金属间的漏电、阻值异常等。在遇到工艺上指向性不强的案例时，通过EMMI和OBIRCH的互补应用，可以实现定位上的互补。　　通过定位失效点和后续分析，成功的找到了这些实验中导致产品失效的原因，为改善生产工艺，提高产品的可靠性提供了确凿可信的依据。
学科专业：
授予学位：
学位授予单位：
导师姓名：
学位年度：
本文读者也读过
相关检索词
万方数据知识服务平台--国家科技支撑计划资助项目（编号：2006BAH03B01）(C)北京万方数据股份有限公司
万方数据电子出版社芯片失效分析的无奈和尴尬 - 芯片测试与失效分析 -
中国电子技术论坛 -
最好最受欢迎电子论坛!
后使用快捷导航没有帐号？
芯片失效分析的无奈和尴尬
资深工程师
10:10:25　　
& & 失效分析就是要分析损坏的产品从而为改进设计或明确责任提供素材的工作。但是从行业来看，目前很多公司特别是中小型公司的失效分析做的并不好。 中国有句俗话叫：“吃一堑，长一智”，《论语》中也有“不贰过”的说法。其本质就是要从失败中吸取教训避免进一步的犯错。
& && & 一方面，一些中小型电子产品生产商没有良好的物料控制体系，不能对物料进行有效的追溯。一旦出了问题，很难查到当年的渠道和来源。甚至不能保证物料的真伪。更有甚者，一些企业就没有失效分析的概念，停留在坏了就修的救火状态。也谈不到从根本上吸取教训的问题。有的企业一个芯片用上去总是损坏，就认为是芯片质量不好，却没有从根本上去分析损坏的原因，盲目下结论。结果换了一个厂家的芯片照样坏。多年后才发现是自己的电路就缺乏防护设计。
& && && &另一方面，几乎所有的电子元器件生产商面对失效品都采取回避的态度。对于国际一线品牌。一般的流程是先提供失效样品，而后填写问卷，而后送到全球失效分析中心排队分析，结果一个失效分析下来往往要1~2个月。而拿到的报告往往是说用户使用不当。比如静电没有保护好、潮湿敏感器件出了爆米花效应之类的。好像从来就没有电子元器件生产商的责任。而事实上，对于很多器件，特别是新推出的某些专用芯片，往往在其刚刚进入市场时会有很多bug，这些bug会造成这样那样的失效。这中bug又是电子器件生产商遮遮掩掩的。
& && &&&而且，对于很多中小企业而言如果他们进货渠道很多，很多时候在第一个环节就被原厂给拒绝了。一般而言原厂都是要求由代理商提供失效样品的送样。结果就出现了新的代理一查批号说不是我买的货，我不能送样。而原来的供应商则说，你都不买我的货了，我为什么给你送样的情况。导致很多中小企业的东西损坏的不明不白。
& && && &也许你会说，不是有专业的失效分析公司么？是的，目前有很多做电子元器件失效分析的公司，但是其中良莠不齐。一个比较普遍的现象是，缺乏深层次失效机理的分析能力。很多都停留在使用高精尖的设备发现失效点上，至于为什么出现这种失效，如何避免，究竟是谁的责任，往往不能提供很深入的帮助。
& && &&&因此企业需要有一定的失效分析能力。这其中也有个需要注意的问题。一个是仪器的配备，一个是人员的配备。高级的失效分析仪器往往价格昂贵，像扫描电镜都是数以百万计的仪器。对于一般的企业，往往没有实力配备全套的仪器设备。另一方面，就是配备了这些仪器设备，对于仪器的操作、结果的判读、机理的推断都需要有高素质的失效分析人员来进行。要配备齐全的设备和专家的人员对一般企业而言都是很难做的。这就是失效分析尴尬的现状。
& && &但是，难做不等于不能做。对于绝大多数企业而言，根据自己的实力来装备培养自己失效分析队伍也是需要的。一般的企业做失效分析可以先配备一个晶体管图示仪，好点的国产货也就万把块钱。在一个仪器上培养这方面的人，就比全面铺开要方便很多。而通过晶体管图示仪基本上可以把失效器件定位到失效的管脚上，如果条件好，还能确认是电过应力损坏还是静电损坏。知道了这两点就可以帮助开发人员检查设计，而如果是静电损伤，则可改善生产使用的防护条件了。
& && & 如果想要再进一步分析，则需要建立一个金相分析实验室了。这所需要的设备为：金相显微镜、体视显微镜和切割机、磨抛机及制样的耗材了。如果有了这样的实验室，除了可以看各种元器件的表面损伤外，还可以通过制作切片的方法观察内部情况。而且实验室到了这个层次，不仅仅可以用作元器件的失效分析，也可以用于焊接组装工艺失效的检查，比如检查焊接情况、金属间化合物的生成情况等。而且这时还可以用于元器件的最初认证及进行破坏性物理分析。
& && &到这个阶段基本上投入就比较大了。如果使用全套进口设备，那么总价至少也要60~90人民币左右。如果使用国产设备那么投入可以少很多。采用全套国产设备，基本上可以在10万人民币以内完成。此时对人员素质上，需要有了解电子元器件材料科学、半导体物理学的人员进行相关工作。
& && & 对于集成电路而言，很多失效都是发生在键合系统上的，也就是管脚和集成电路芯片的连接上。用金相切片的方法，很多时候会破坏芯片的键合系统。这时候，可能会用到开封机来打开集成电路表面的塑料材料。对于很多企业而且言，这个东西就太贵了。往往要几万美元。而且还要经常更换喷嘴之类昂贵的耗材，所以很多企业干脆就不买这个东西，采用手工开封的方法进行。youtube上甚至可以看到老外这么干所拍摄的视频。不过开封需要使用到强酸，有些化学药品还属于国家管制药品，需要到公安局去备案。而且实际实施时，不论是用开封机还是手工开封，都需要在通风厨中进行。做好个人防护。对于人员而言，除了上述知识外，要动用强腐蚀的化学药品，原则上要有“危险化学品作业证”。
& && &&&一般的企业做到这个层次就可以了。如果在进行上述分析后还无法定案，这时候可以到社会上的失效分析公司，或者到大学高校中去，租借他们的设备进行分析。对于怀疑有来料问题做造成的批次失效鉴别时，则一定要去具有IEC 17025认证的实验室去做第三方分析鉴定。他们出具的报告才有法律效力。
& && &&&如果一个企业要把自己的企业做成百年老店，就必须要有质量过硬的产品。而失效分析发现质量问题的重要手段，对提升质量有重要意义。希望我们的失效分析不再尴尬。
14:55:44　　
一语中矢，现如今我国正处于发展中国家，很多事情跟别人是有很大差距的
21:24:05　　
好文章，分享一下。
17:12:52　　
非常感谢楼主的资料分享
11:11:57　　
现在就为了晶体管失效而烦恼啊
15:40:07　　
shouytong& && && && && && && && && && && && && && && && && && && && && && && && &
23:43:42　　
好文章,多多学习
00:21:28　　
写的真好！！支持！
14:19:15　　
ping jingvvvvvvvvvvvvv
12:58:07　　
说到心里了，我们就是做失效分析的，感觉很麻烦。
16:03:36　　
分析的很到位呀。
等待验证会员
14:58:10　　
非常赞同！说的很有道理啊！
22:00:57　　
确实是无奈，没有相关设备，产品失效只能够靠猜，然后做实验验证！！！
等待验证会员
11:39:36　　
目前国内确实很多电子行业不怎么注重品质这一块，一味的打价格战，导致很多产品质量不过关。
15:16:40　　
新啓电子科技有限公司，是专门做芯片测试架，测试座，烧录座，老化座Burn-in Socket、Test Socket适用于BGA,QFP,QFN.LGA.CSP,DIP.SOP,PLCC等一系列封装测试的一家微电子公司，主要用于芯片的不良产品的检测（开短路，电流等），兼容性检测，及芯片烧录资料，芯片老化，失效分析等一系列列的产品制作，联系人张生，，微信
15:18:25　　
说到心里了，我们就是做失效分析的，感觉很麻烦。
现在失效分析岗位国内发展怎么样
19:27:12　　
现在失效分析岗位国内发展怎么样
民营企业还是不重视，五百强都很重视。
12个问题&&&&&&&&2484个浏览
CellWise周军
21个问题&&&&&&&&4691个浏览
15个问题&&&&&&&&19420个浏览
Powered by芯片失效分析 -龙芯世纪科技芯片解密技术研究中心
<meta name="keywords" content="">
- 芯片失效分析
&&&&失效分析属于芯片反向工程开发范畴。龙人芯片失效分析主要提供封装去除、层次去除、芯片染色、芯片拍照、大图彩印、电路修改等技术服务项目。公司专门设立有集成电路失效分析实验室，配备了国外先进的等离子蚀刻机（RIE）、光学显微镜、电子显微镜（SEM）和聚焦离子束机（FIB）等设备，满足各项失效分析服务的要求。
&&&&公司拥有一套完善的失效分析流程及多种分析手段，全方位保证工程质量及项目文件的准确无误。
失效分析流程：
1、外观检查，识别crack，burnt mark等问题，拍照。
2、非破坏性分析：主要用xray查看内部结构，csam―查看是否存在delamination
3、进行电测。
4、进行破坏性分析：即机械机械decap或化学decap等
常用分析手段：
无损侦测，可用于检测
* IC封装中的各种缺陷如层剥离、爆裂、空洞以及打线的完整性
* PCB制程中可能存在的缺陷如对齐不良或桥接
* 开路、短路或不正常连接的缺陷
* 封装中的锡球完整性
2、SAT超声波探伤仪/扫描超声波显微镜
&&&&可对IC封装内部结构进行非破坏性检测, 有效检出因水气或热能所造成的各种破坏如s
&&&&晶元面脱层
&&&&锡球、晶元或填胶中的裂缝
&&&&封装材料内部的气孔
&&&&各种孔洞如晶元接合面、锡球、填胶等处的孔洞
3、SEM扫描电镜/EDX能量弥散X光仪
&&&&可用于材料结构分析/缺陷观察，元素组成常规微区分析，精确测量元器件尺寸
4、三种常用漏电流路径分析手段：EMMI微光显微镜/OBIRCH镭射光束诱发阻抗值变化测试/LC 液晶热点侦测
&&&&EMMI微光显微镜用于侦测ESD,Latch up, I/O Leakage, junction defect, hot electrons , oxide current
leakage等所造成的异常。
&&&&OBIRCH常用于芯片内部高阻抗及低阻抗分析，线路漏电路径分析.利用OBIRCH方法，可以有效地对电路中缺陷定位，如线条中的空洞、通孔下的空洞。通孔底部高阻区等；也能有效的检测短路或漏电,是发光显微技术的有力补充。
&&&&LC可侦测因ESD,EOS应力破坏导致芯片失效的具体位置。
5、Probe Station 探针台/Probing Test探针测试，可用来直接观测IC内部信号
6、ESD/Latch-up静电放电/闩锁效用测试
7、FIB做电路修改
&&&&FIB聚焦离子束可直接对金属线做切断、连接或跳线处理. 相对于再次流片验证, 先用FIB工具来验证线路设计的修改,
在时效和成本上具有非常明显的优势.
&&&&此外，公司技术团队还积累了诸如原子力显微镜AFM ,二次离子质谱 SIMS,飞行时间质谱TOF － SIMS
,透射电镜TEM , 场发射电镜,场发射扫描俄歇探针, X 光电子能谱XPS ,L-I-V测试系统，能量损失 X 光微区分析系统等多种复杂分析手段。
服务项目：&&&&
&&&&龙人利用先进的开盖设备和丰富的操作经验，能够安全快速去除各种类型的芯片封装，专业提供芯片开盖与取晶粒服务。
&&&&龙人采用先进的刻蚀设备和成熟的刻蚀方法，专业提供去除聚酰亚氨（Polyimide）、去除氧化层（SiO2）、去除钝化层（Si3N4、SiO2）、去除金属层（Al
、CU、W）等芯片去层次技术支持与服务，承诺以完美的刻蚀效果为客户提供专业的芯片处理。
&&&&芯片染色
&&&&阱区染色：模拟类型芯片进行反向分析往往需要分析P阱和N阱的分布情况，因此需要对芯片进行阱区染色，把P阱和N阱用不同的颜色加以区分。
&&&&阱区染色
&&&&ROM码点染色：ROM存储模式中有大部分是利用离子注入的方式来区分0和1，当读取ROM中的0和1代码时，就需要对芯片进行染色以区分0和1。
&&&&芯片拍照
&&&&为保证良好的拍照效果，我们采用先进光学显微镜和电子显微镜，能够拍摄90nm工艺以上的各种芯片的图像。同时，我们免费为客户进行图像的三维拼接，能够大带同层图像完整无缝、异层图像精确对准的效果。
0.35u工艺图像
0.18u工艺图像
&&&&芯片大图彩印业务是把芯片数码图像印刷成大幅面纸张照片的一项服务。此业务克服了传统拼图中质量低效率差等诸多缺点，节省了宝贵时间并提高了后续提图质量。龙芯大图彩印主要工艺优势表现在：
大图完整无缝，大图效果就像芯片本身被放大成指定倍率后的效果一样，完全避免了传统拼图中的丢线和图像参差现象发生。
&&&&异层照片精确对准，印刷后的大图严格保留着芯片层间对准关系，提图时可以很方便地进行通孔定位。
精确放大倍率，1um在放大1000倍时，在照片上就是严格的1mm，从而保证精确快捷地测量器件的尺寸。
定位线和微米尺，每幅大图边框上绘制了以微米为单位的坐标系和半透明定位线，以方便用户测量和定位。
&&&&电路修改
&&&&我们利用先进的聚焦离子束机（FIB）通过刻蚀和沉积的方法能够修改多层布线的集成电路芯片。主要服务项目包括集成电路芯片引线修改（能够修改最小工艺为90nm）；集成电路芯片材料和成分鉴定；微电路故障分析（最小尺寸为40nm）；制作纳米级的光电子器件、生物传感器件和超到电子器件等。
专注国内外技术壁垒突破&&携手引领高端电子国产化
推荐服务：PCB抄板 PCB设计 芯片解密 版权所有?深圳龙芯世纪科技有限公司
专业PCB抄板，芯片解密，PCB设计,样机制作服务提供商。 粤ICP备号
友情链接：芯片技术在摩尔定律失效之后要何去何从？
[摘要]摩尔定律问世距今已有50多年的时间了，而就在它的51岁生日到来之前，芯片产业已经准备好要超越它了。
腾讯数码讯（肖恩）摩尔定律问世距今已有50多年的时间了，而就在它的51岁生日到来之前，芯片产业已经准备好要超越它了。在下个月，全球半导体产业将会发布最新的计算机芯片技术两年评估报告。而在这份报告当中，业界将第一次忽略所谓“定律”的存在，而它一直是之前所有报告当中的核心：芯片制造技术的充足发展可让技术公司每两年缩小一次晶体管的体积。而新的预测报告第一次提出了芯片技术的进步将伴随着应用对象&#8212;&#8212;智能手机、可穿戴设备和机器运营的数据中心等&#8212;&#8212;一同到来，而非跟随原始计算速度和性能的发展。与此同时，摩尔定律将不再被认为是路线图的中心。摩尔定律其实并不是科学定律，而是对于1965年芯片产业技术发展的一次非正式观察。在这一年里，Gordon Moore（随后的英特尔联合创始人）为Electronics Magazine杂志撰写了一篇自己的感想。他认为，等到1975年，一款单芯片将包含（当时看来）难以想象的7.5万个晶体管。而在如今的主流芯片当中，晶体管的数量已经达到了几十亿。几乎每一种计算机和电子设备形式都从半导体工程师们的不懈努力当中直接获益，后者设法逾越了电子和材料科学当中看似无法逾越的障碍。他们所实现的技术进步为整个社会在信息处理方面的能力起到了长足的推动作用，同时让信息获取变得更加快速和方便。计算芯片的每一代更新都带来了体积的缩小和成本的降低。在很长一段时间里，业界一直在讨论摩尔定律是否可以寿终正寝了，而这一次的情况又和以往不尽相同。芯片产业目前正面对着一些相当基本的限制，这也让不少业内人士认为现在是时候去重新思考我们看待计算技术发展的方式了。简单来讲，芯片体积的缩小不能违反物理学定律。目前市面上最先进的芯片是由英特尔的14纳米工艺所制作而成的。在14纳米的大小之下，芯片中的每一个独立元件都要比普通的病毒粒子更小，同时接近于细菌的外细胞壁。由于生产的复杂度和成本之高，目前只有4家公司被认为有能力使用这种复杂技术，他们分别是英特尔、三星、台积电和GlobalFoundries。在这个半导体路线图当中，下一次的技术进步将把我们带到10纳米时代，而使用这种工艺制作的芯片最早可能会在今年就率先问世。在那之后，7纳米工艺也会在年到来。英特尔目前的规划只有这么远，而台积电表示他们可在明年实现7纳米，且目前正在争取让5纳米成为现实。在如此的大小之下，芯片上的元素就只有一股DNA的两倍大而已。而如果进一步缩小，那么芯片上的设计元素就和10个独立原子差不多大了。在这样的大小之下，电子的行为会开始变得不稳定：经典物理学定律在这里将不再适用，并会被不稳定性原理所取代。你或许有能力把芯片做到这么小，但它们是否还能正常工作就说不定了。这一切都表明，芯片技术的未来发展实际上是非常复杂的。正如爱荷华大学计算机科学家Daniel Reed曾说的那样，波音787如今的飞行速度并不比70年代的波音707快多少，但在此期间我们看到了其他方面大量的技术创新，包括燃油效率的提升，更轻的机身和电子导航系统。芯片技术的未来发展将分化成许多不同的方向，每个方向也会带来截然不同的结果。它们中的一些或许是错误或无意义的，但也有一些会呈现出我们前所未见的结果。
正在加载...
[责任编辑：yangzhao]
还能输入140字
Copyright & 1998 - 2017 Tencent. All Rights Reserved}