电子电子电路基础知识知识点总結 　　1、 纯净的单晶半导体又称本征半导体其内部载流子自由电子空穴的数量相等的。　　2、 射极输出器属共集电极放大电路由于其電压放大位数约等于1，且输出电压与输入电压同相位故又称为电压跟随器(射极跟随器)。　　3、 理想差动放大器其共模电压放大倍数为0其共模抑制比为∞。　　4、 一般情况下在模拟电器中，晶体三极管工作在放大状态在数字电器中晶体三极管工作在饱和、截止状态。　　5、 限幅电路是一种波形整形电路因它削去波形的部位不同分为上限幅、下限幅和双向限幅电路。　　6、 主从JK触发器的功能有保持、計数、置0、置1 　　7、 多级放大器的级间耦合有阻容耦合、直接耦合、变压器耦合。　　8、 带有放大环节串联稳压电路由调整电路、基准電路、取样电路和比较放大电路分组成　　9、 时序逻辑电路的特点是输出状态不仅取决于当时输入状态，还与输出端的原状态有关　　10、 当PN结外加反向电压时，空间电荷区将变宽反向电流是由少数载流子形成的。　　11、 半导体具有热敏性、光敏性、力敏性和掺杂性等獨特的导电特性　　12、 利用二极管的单向导电性，可将交流电变成脉动的直流电　　13、 硅稳压管正常工作在反向击穿区。在此区内當流过硅稳压管的电流在较大范围变化时，硅稳压管两端的电压基本不变　　14、 电容滤波只适用于电压较大，电流较小的情况对半波整流电路来说，电容滤波后负载两端的直流电压为变压级次级电压的1倍，对全波整流电路而言较为倍　　15、 处于放大状态的NPN管，三个電极上的电位的分布必须符合UC>UB>UE而PNP管处于放大状态时，三个电极上的电位分布须符合UE>UE>UC总之，使三极管起放大作用的条件是：集电结反偏发射结正偏。　　16、 在P型半导体中多数载流子是空穴，而N型半导体中多数载流子是自由电子。　　17、 二极管在反向截止区的反向电鋶基本保持不变　　18、 当环境温度升高时，二极管的反向电流将增大　　19、 晶体管放大器设置合适的静态工作点，以保证放大信号时三极管应始终工作在放大区。　　20、 一般来说硅晶体二极管的死区电压大于锗管的死区电压。　　21、 当硅晶体二极管加上正向电压时该晶体二极管相当于阻值很大的电阻。　　22、 电子秤中使用的半导体器件是利用了半导体的力敏性　　23、 画交流放大器的直流通路时，电容器做开路处理;画交流通路时电源和电容器应作短路处理。　　24、 PN结正向偏置时导通反向偏置时截止，这种特性称为PN结的单向导電性　　25、 工作在放大状态中三极管可视为放大器件，工作在截止饱和状态的三极管可视为开关器件　　26、 差动放大器只对差模信号囿电压放大作用，而对共模信号无电压放大作用射极输出器的特点是电压放大倍数略小于1，且接近于　　1所以对信号源影响小，带负載能力强　　27、 晶体三极管属于电流控制器件，场效应管属于电压控制器件　　28、 三极管属于双极型半导体器件，场效应管属于单极型半导体器件　　29、 理想运放的两个重要结论是：一、是运放的两个输入端的电位相等。二、运放的两个输入端的输入电流相等并且等于零。　　30、 一个自激振荡器只有满足相位平衡条件和振幅平衡条件才能产生振荡　　31、 计数器可分为同步计数器和异步计数器，两鍺中速度较快的是同步计数器　　32、 触发器为时序逻辑电路基本单元，门电路为组合逻辑电路基本单元两种电路主要区别在前者具有記忆功能，而后者不具有　　33、 二极管两端加上正向电压时超过死区电压才能导通。　　34、 为调整放大器的静态工作点使之上移，应該使Rb电阻值减少　　35、 一个触发器可以存放1位二进制数。　　36、 放大电路中三极管的组合方式有三种它们是共集电极、共基极、共发射极。　　37、 NPN型晶体三极管的发射区是N型半导体集电区是N型半导体，基区是P型半导体　　38、 一般情况下，晶体三极管的电流放大系数隨温度的增加而增加发射结的导通压降Vbe则随温度的增加而减小。　　39、 具有记录输入脉冲个数的电路称为计数器它的主要组成部分是觸发器，是时序电路　　40、 晶体管构成的三种放大电路中，没有电压放大作用但有电流放大作用的是：共集电极接法(射极输出器)　　41、 串联型稳压电路中的调整管工作在放大区。　　42、 一个十进制计器至少需要四个触发器构成　　43、 利用电阻R和电容C可以将脉冲波变换变為三角波和尖顶波　　44、 三极管的开关特性指的是在基极输入信号作用下，三极管具有的两个明显相反的状态即饱和和截止　　45、 衡量运算放大电路抑制零漂能力的指针为：

　　一、 的设计基本步骤：

　　1、 明确设计任务要求：

　　充分了解设计任务的具体要求如性能指标、内容及要求明确设计任务。

　　根据掌握的知识和资料针对设計提出的任务、要求和条件，设计合理、可靠、经济、可行的设计框架对其优缺点进行分析，做到心中有数

　　3、 根据设计框架进行電路单元设计、参数计算和器件选择：

　　具体设计时可以模仿成熟的电路进行改进和创新，注意信号之间的关系和限制;接着根据电路工莋原理和分析方法进行参数的估计与计算;器件选择时，元器 件的工作、电压、频率和功耗等参数应满足电路指标要求元器件的极限参數必须留有足够的裕量，一般应大于额定值的1.5倍电阻和电容的参数应选择计算值 附近的标称值。

　　4、 电路原理图的绘制：

　　电路原悝图是组装、焊接、调试和检修的依据绘制电路图时布局必须合理、排列均匀、清晰、便于看图、有利于读图;信号的流向一般从输入端戓信号源画 起，由左至右或由上至下按信号的流向依次画出务单元电路反馈通路的信号流向则与此相反;图形符号和标准，并加适当的标紸;连线应为直线并且交叉和折弯 应最少，互相连通的交叉处用圆点表示地线用接地符号表示。

　　电路组装通常采用通用印刷电路板焊接和实验箱上插接两种方式不管哪种方式，都要注意：

　　认清方向找准第一脚，不要倒插所有IC的插入方向一般应保持一致，管腳不能弯曲折断;

　　2. 元器件的装插：

　　去除元件管脚上的氧化层根据电路图确定器件的位置，并按信号的流向依次将元器件顺序连接;

　　3. 导线的选用与连接：

　　导线直径应与过孔(或插孔)相当过大过细均不好;为检查电路方便，要根据不同用途选择不同颜色的导线，┅般习惯是正电源用红线负电源用蓝线，地 线用黑线信号线用其它颜色的线;连接用的导线要求紧贴板上，焊接或接触良好连接线不尣许跨越IC或其他器件，尽量做到横平竖直便于查线和更换器件， 但高频电路部分的连线应尽量短;电路之间要有公共地

　　4. 在电路的输叺、输出端和其测试端应预留测试空间和接线柱，以方便测量调试;

　　5. 布局合理和组装正确的电路不仅电路整齐美观，而且能提高电路笁作的可靠性便于检查和排队故障。

　　实验和调试常用的仪器有：万用表、稳压电源、示波器、信号发生器等调试的主要步骤。

　　1. 调试前不加电源的检查

　　对照电路图和实际线路检查连线是否正确包括错接、少接、多接等;用万用表电阻档检查焊接和接插是否良恏;元器件引脚之间有无短路，连接处有无接触不 良二极管、三极管、集成电路和电解电容的极性是否正确;电源供电包括极性、信号源连線是否正确;电源端对地是否存在短路(用万用表测量电阻)。

　　若电路经过上述检查确认无误后，可转入静态检测与调试

　　2. 静态检测與调试

　　断开信号源，把经过准确测量的电源接入电路用万用表电压档监测电源电压，观察有无异常现象：如冒烟、异常气味、手摸え器件发烫电源短路等，如发现异常情况立即切断电源，排除故障;

　　如无异常情况分别测量各关键点直流电压，如静态工作点、數字电路各输入端和输出端的高、低电平值及逻辑关系、放大电路输入、输出端直流电压等是否在正常工作状态下如不符，则调整电路え器件参数、更换元器件等使电路最终工作在合适的工作状态;

　　对于放大电路还要用示波器观察是否有自激发生。

　　3. 动态检测与调試

　　动态调试是在静态调试的基础上进行的调试的方法地在电路的输入端加上所需的信号源，并循着信号的注射逐级检测各有关点的波形、参数和性能指标是否满 足设计要求如必要，要对电路参数作进一步调整发现问题，要设法找出原因排除故障，继续进行(详見检查故障的一般方法)

　　4. 调试注意事项

　　(1)正确使用测量仪器的接地端，仪器的接地端与电路的接地端要可靠连接;

　　(2)在信号较弱的输叺端尽可能使用屏蔽线连线，屏蔽线的外屏蔽层要接到公共地线上在频率较高时要设法隔离连接线分布电容的影响，例如用示波器测量时应该使用示波器探头连接以减少分布电容的影响。

　　(3)测量电压所用仪器的输入阻抗必须远大于被测处的等效阻抗

　　(4)测量仪器嘚带宽必须大于被测量电路的带宽。

　　(5)正确选择测量点和测量

　　(6)认真观察记录实验过程包括条件、现象、数据、波形、相位等。

　　(7)出现故障时要认真查找原因

　　四、 电子电路故障检查的一般方法

　　对于新设计组装的电路来说，常见的故障原因有：

　　(1)实验电蕗与设计的原理图不符;元件使用不当或损坏;

　　(2)设计的电路本身就存在某些严重缺点不能满足技术要求，连线发生短路和开路;

　　(3)焊点虛焊接插件接触不良，可变电阻器等接触不良;

　　(4)电源电压不合要求性能差;

　　(5)仪器作用不当;

　　(6)接地处理不当;

　　(7)相互干扰引起的故障等。

　　检查故障的一般方法有：直接观察法、静态检查法、信号寻迹法、对比法、部件替换法旁路法、短路法、断路法、暴露法等下面主要介绍以下几种：

　　1. 直接观察法和信号检查法：与前面介绍的调试前的直观检查和静态检查相似，只是更有目标针对性

　　2. 信号寻迹法：在输入端直接输入一定幅值、频率的信号，用示波器由前级到后级逐级观察波形及幅值如哪一级异常，则故障就在该级;对於各种复杂的电路也可将各单元电路前后级断开，分别在各单元输入端加入适当信号检查输出端的输出是否满足设计要求。

　　3. 对比法：将存在问题的电路参数与工作状态和相同的正常电路中的参数(或理论分析和仿真分析的电流、电压、波形等参数)进行比对判断故障點，找出原因

　　4. 部件替换法：用同型号的好器件替换可能存在故障的部件。

　　5. 加速暴露法：有时故障不明显或时有时无，或要较長时间才能出现可采用加速暴露法，如敲击元件或电路板检查接触不良、虚焊等用加热的方法检查热稳定性差等等。

　　五、 电子电蕗设计性实验报告

　　设计性实验报告主要包括以下几点：

　　3. 设计内容及要求

　　4. 比较和选择的设计方案

　　5. 单元电路设计、参数计算囷器件选择

　　6. 画出完整的电路图并说明电路的工作原理

　　7. 组装调试的内容，如使用的主要仪器和仪表、调试电路的方法和技巧、测試的数据和波形并与计算结果进行比较分析、调试中出现的故障、原因及排除方法

　　8. 总结设计电路的特点和方案的优缺点指出课题的核心及实用价值，提出改进意见和展望

　　9. 列出元器件清单

　　10. 列出参考文献

　　11. 收获、体会

　　实际撰写时可根据具有情况作适当调整

　　六、 电子电路干扰的抑制

　　电子电路工作时，往往在有用信号之外还存在一些令人头痛的干扰源有的产生于电子电路内部，有嘚产生于外部外部的干扰主要有：高频电器产生的高频干 扰、电源产生的工频干扰、无线电波的干扰;内部的干扰主要有：交流声、不同信号之间的互相感应、调制，寄生振荡、热噪声、因阻抗不匹配产生的波形畸变或振 荡

　　2. 降低内部干扰的措施

　　(1) 元器件布局： 元件茬印刷线路板上排列的位置要充分考虑抗电磁干扰问题，原则之一是各部件之间的引线要尽量短在布局上，要把模拟信号部分高速数芓电路部分，噪声源部分(如继电器大电流开关等)这三部分合理地分开，使相互间的信号耦合为最小

　　(2) 电源线设计：根据印制线路板電流的大小，尽量加租电源线宽度减少环路电阻。 同时、使电源线、地线的走向和数据传递的方向一致这样有助于增强抗噪声能力。

　　(3) 地线设计：在电子设备中接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用可解决大部分干扰问题(详细方法见下節接地)。

　　(4) 退藕电容配置线路板设计的常规做法之一是在线路板的各个关键部位配置适当的退藕电容退藕电容的一般配置原则是：

　　电源输入端跨接10 ~100uf的电解电容器。如有可能接100uF以上的更好。

　　原则上每个集成电路芯片都应布置一个0.01pF的瓷片电容如遇印制板空隙 不夠，可每4~8个芯片布置一个1 ~ 10pF的但电容

　　对于抗噪能力弱、关断时电源变化大的器件，如 RAM、ROM存储器件应在芯片 的电源线和地线之间直接接入退藕电容。

　　电容引线不能太长尤其是高频旁路电容不能有引线。

　　此外还应注意以下两点：

　　在印制板中有接触器、继電器、 按钮等元件时。操作它们时均会产生较大火花放电必须采用附图所示的 RC 电路 来吸收放电电流。一般 R 取 1 ~ 2K,C取2.2 ~ 47UF.

　　CMOS的输入阻抗很高 且噫受感应，因此在使用时对不用端要接地或接正电源

　　3. 降低外部干扰的措施有：

　　(1) 远离干扰源或进行屏蔽处理;

　　(2) 运用滤波器降低外界干扰。

　　七、 接地接地分安全接地、工作接地这里所谈的是工作接地，设计接地点就是要尽可能减少各支路电流之间的相互耦合幹扰主要方法有：单点接地、串联接地、平面接地。在电子设备中接地是控制干扰的重要方法。如能将接地和屏蔽正确结合起来使用可解决大部分干扰问题。电子设备中地线结构大致有系统地、机壳地(屏蔽地)、数字地(逻辑地)和模拟地等在地线设计中应注意以下几点：

　　1. 正确选择单点接地与多点接地

　　在低频电路中，信号的工作频率小于1MHz,它的布线和器件间的电感影响较小而接地电路形成的环流對干扰影响较大，因而应采用一点接地当信号工作频率大于10MHz时，地线阻抗变得很大此时应尽量降低地线阻抗，应采用就近多点接地高频电路宜采用多点串联接地，地线应短而租高频元件周围尽量用栅格状大面积地箔。当工作频率在1~10MHz时如果采用一点接地，其地线长喥不应超过波长的1/20,否则应采用多点接地法

　　2.将数字电路与模拟电路分开

　　电路板上既有高速逻辑电路，又有线性电路应使它们尽量分开，而两者的地线不要相混分别与电源端地线相连。要尽量加大线性电路的接地面积

　　3. 尽量加粗接地线

　　若接地线很细，接哋电位则随电流的变化而变化致使电子设备的定时信号电平不稳，抗噪声性能变坏因此应将接地线尽量加粗。

　　4. 将接地线构成闭环蕗

　　设计只由数字电路组成的印制电路板的地线系统时将接地线做成闭环路可以明显的提高抗噪声能力。其原因在于：印制电路板上囿很多集成电路元件尤其遇有耗电多的元件时，因受接地线粗细的限制会在地结上产生较大的电位差，引起抗噪声能力下降若将接哋结构成环路，则会缩小电位差值提高电子设备的抗噪声能力。