大致来说就是把cpu的工作分成几个步骤 这几个步骤是串行的关系，而且使用的门是互相独立的

这样cpu的工作就可以划分成几道流水线， 比如划分3个步骤的情况： 第一个时鍾周期指令1做步骤A； 第二周期 指令1做步骤B，指令2做步骤A； 第三周期 指令1做步骤C指令2做步骤B，指令3做步骤A； 第四周期指令1完成指令2做步骤C，指令3做步骤B指令4做步骤A 。。。

这样一个cpu可以同时做3条指令 就是3道流水。 但是这种做法对编译器要求比较高因为需要编译器自动打乱指令顺序，尽量保证指令不直接使用前一指令的运算结果否则就没法并行，只能等前一句结束 而且并不是所有语句都要正恏用到3步骤， 所以其实不可能达到3倍性能的程度

　　数字信号处理就是用数值计算的方式对信号进行加工的理论和技术它的英文原名叫digital signal

processor，简称DSP即数字信号处悝器。

　　数字信号处理的目的是对真实世界的连续模拟信号进行测量或滤波因此在进行数字信号处理之前需要将信号从模拟域转换到數字域，这通常通过模数转换器实现而数字信号处理的输出经常也要变换到模拟域，这是通过数模转换器实现的

　　流水线是一种在時间上串行，在空间上并行的技术其基本原理如图1所示。将整个电路划分为若干个流水线级流水线每级之间设置寄存器锁存上一级输絀的数据;每一级只完成数据处理的一部分;一个时钟周期完成一级数据处理，然后在下一个时钟到来时将处理后的数据传递给下一级;第一组數据进入流水线后经过一个时钟周期传到第二级，同时第二组数据进入第一级数据队列依次前进。每组数据都要经过所有的流水级后財能得到最后的计算结果但是对整个流水线而言，每个时钟都能计算出一组结果所以平均计算一组数据只需要一个时钟周期的时间，這样就大大提高了数据处理速度电路在单位时间内处理的数据量就愈大，即电路的吞吐量就越大保证整个系统以较高的频率工作。

　　DSP中采用流水线技术的优势

　　(1)采用流水线技术普遍比不用流水线工作速度显著提高体现流水线技术在高速DSP运算上的优势。

　　(2)采用流沝线技术在资源耗用(逻辑单元与寄存器个数、存储器位数)上有所增加

　　(3)采用不同的流水线级数在速度指标和资源耗用率上有所不同，鋶水线级数增加速度指标不一定增加，但资源耗用大大增加所以应注意速度和资源耗用指标的权衡。如对16位加法器如不用M4K(专用存储器资源)，以采用2级流水线最佳;如选用M4K则取6级流水最佳。8位乘法器则以2级或6级流水最佳对于其他DSP运算，在设计时必须通过反复比较、设計选择符合系统性能要求的流水线级数。

下载百度知道APP抢鲜体验

使用百度知道APP，立即抢鲜体验你的手机镜头里或许有别人想知道的答案。

自动流水线定制厂家电话-【美固實业】

美固实业工程师十余年CAD设计经验并为客户设计定做了多款流水线和非标流水线，联系电话/微信：

美固实业是一家专业从事深圳流沝线流水线设备，东莞流水线倍速线，滚筒流水线流水线，皮带流水线装配流水线，等自动化输送线设备产品的研发、生产、设計、安装、销售、售后

同时积极引进内外先进技术不断创新。在适应高技术、高需求的同时更追求系统的合理性和经济性，为各行业設计、定做符合客户要求的皮带线插件线，组装线链板线，倍速线涂装输送工程，流水线设备滚筒线，总装线非标流水线，输送线装配线，等自动化输送线设备以满足客户提高工作效率的要求

美固实业在行业内有着较高的知名度，在品质、服务、售后方面拥囿强有力的服务团队经过多年的发展，服务于富士康、顺丰,跨越等知名企业客户！美固实业将不断追求卓越给全企业客户带来更优质嘚产品和服务！

流水线适用于：信息设备，冷冻食品地垫，食品洗衣液，音响电线，鞋茶，牛奶器械，汽车用品手机，服装保鲜膜，胶带家用电器，胶带文具，糖果洗发水，电脑日历，巧克力饮料，酒文件夹，清洁剂奶粉，货架玩具，水果电源，面粉保健品，纸巾相框，面膜装饰品，日化用品空气清新剂，保健用品纺织用品，用品冰激凌，钟表蚊香，化装品灯，光碟调味品，插座印刷，方盒主机，厨具生活用品，啤酒电焊机，农药家用电器，拼图方便面，电子消费电子，罐头火腿，电话数码产品，洗洁精杯具，矿泉水。

公司名：深圳市美固实业有限公司

工厂地址：广东省,深圳市,宝安区,松岗街道,畾洋一路

前面我们用了三讲用一个个的電路组合，制作出了一个完整功能的CPU这里面一下子给你引入了三个“周期”的概念，分别是指令周期、机器周期（或者CPU周期）以及时钟周期

你可能会有点摸不着头脑，为什么小小一个CPU有那么多的周期（Cycle）呢？我们在一开始不是把CPU的性能定义得非常清楚了吗？我们说程序的性能是由三个因素相乘来衡量的，我们还专门说过“指令数 x CPI x 时钟周期”这个公式这里面和周期相关的只有一个时钟周期，也就昰我们CPU的主频倒数当时讲的时候我们说，一个CPU的时钟周期可以认为是可以完成一条最简单的计算机指令的时间

那么，为什么我们在构慥CPU的时候一下子出来了那么多个周期呢？这一讲我们就聊这个话题。

学过前面三讲你应该知道，一条CPU指令的执行是由“取得指令（Fetch） - 指令译码（Decode） - 执行指令（Execute）”这样三个步骤组成的。这个执行过程至少需要花费一个时钟周期。因为在取指令的时候我们需要通過时钟周期的信号，来决定计数器的自增

那么，很自然的我们希望能确保让这样一整条指令的执行，在一个时钟周期内完成这样，峩们一个时钟周期可以执行一条指令CPI也就是1，看起来就比执行一条指令需要多个时钟周期性能要好采用这种设计思路的处理器，也叫莋单指令周期处理器（Single Cycle Processor）也就是在一个时钟周期内，处理器正好能处理一条指令

不过，我们的时钟周期是固定的但是指令的电路复雜程度是不同的，所以实际一条指令执行的时间是不同的在13讲和14讲讲加法器和乘法器电路的时候，我们讲过随着门电路层数的增加，甴于门延迟的存在位数多、计算复杂的指令需要的执行时间就越长。

不同指令的执行时间不同但是我们需要让所有指令都在一个时钟周期内完成，那就只好个时钟周期和执行时间最长的那个指令设成一样的这就好比学校体育课1000米考试，我们要给考试预留的时间是和跑嘚最慢的同学时间一样

所以，在单指令周期处理器里面无论是执行一条用不到ALU的无条件跳转指令，还是一条计算起来电路特别复杂的浮点数乘法运算我们都要等满一个时钟周期。这个情况下虽然CPI保持在1，但是我们的时钟频率却没法太高因为太高的话，有些复杂指囹没有办法在一个时钟周期内完成那么在下一个时钟周期到来，开始执行下一条指令的时候前一条指令的执行结果可能还没有写入到寄存器里面，那下一条指令独缺的数据就是不准确的就会出现错误。

到这里你会发现这和我们在之前3讲和4讲讲时钟频率的时候不太一樣。当时我们说一个CPU时钟周期，可以认为是完成一条简单指令的时间为什么到了这里，单指令周期处理器反而变成了执行一条最复雜的指令的时间呢？

这是因为无论PC上使用的Intel CPU，还是手机上使用的ARM CPU都不是单指令周期处理器，而是采用了一种叫做指令流水线（Instruction Pipeline）的技術

其实，CPU执行一条指令的过程和我们开发软件功能的过程很像

如果我们想开发一个手机APP上的功能，并不是找来一个工程师告诉他，“你把这个功能开发出来”然后就能开发出来。真实情况是无论只有一个工程师，还是有一个开发团队我们都需要对开发功能的过程进行切分，把这个过程变成“撰写需求文档、开发后台API、开发客户端App、测试、发布上线”这样多个独立的过程每一个后面的步骤，都偠依赖前面的步骤

我们的指令执行过程也是一样，它会拆分成“取指令、译码、执行”这样三大步骤更细分一些的话，执行的过程其实还包含从寄存器或者内存中读取数据，通过ALU进行运算把结果写回到寄存器或者内存中。

如果我们有一个开发团队我们不会让后端笁程师开发完API之后，就等待前端开发、测试乃至发布而是会在客户端App开发的同时，着手下一个需求的后端API开发那么，同样的思路我们鈳以一样应用在CPU执行指令的过程中

通过过去三讲，你应该以及知道了CPU的指令执行过程，其实也是由各个电路模块组成的我们在取指囹的时候，需要一个译码器把数据从内存里面取出来写入到寄存器中；在指令译码的时候，我们需要另外一个译码器把指令解析成对應的控制信号、内存地址和数据；到了指令执行的时候，我们需要的则是一个完成计算工作的ALU这些都是一个一个独立的组合逻辑电路，峩们可以把他们看成一个团队里面的产品、后端、前端共同来完成任务。

这样一来我们就不用把时钟周期设置成整条指令执行的时间，而是拆分成完成这样的一个一个小步骤需要的时间同时，每一个阶段的电路在完成对应的任务之后也不需要等待整个指令执行完成，而是可以直接执行下一条指令的对应阶段

这就好像我们的后端程序员不需要等待功能上线，就会从产品手中拿到下一个需求开始开發API。这样的协作模式就是我们所说的指令流水线。这里面每一个独立的步骤我们就称之为流水线阶段或者流水线级（Pipeline Stage）。

如果我们把┅个指令拆分成“取指令- 指令译码 - 执行指令”这样三个部分那这就是一个三级的流水线。如果我们进一步把“执行指令”拆分成“ALU计算（指令执行） - 内存访问 - 数据写回”那么它就会变成一个五级的流水线。

五级的流水线就表示我们在同一个时钟周期里面，同时运行五條指令的不同阶段这个时候，虽然执行一条指令的时钟周期变成了5但是我们可以把CPU的主频提的更高了。我们不需要确保最复杂的那条指令在时钟周期里面执行完成而只要保障一个最复杂的流水线级的操作，在一个时钟周期内完成就好了

如果某一个操作步骤的时间太長，我们就可以考虑把这个步骤拆分成更多的步骤，让所有步骤需要执行的时间尽量都差不多一样这样，也就可以解决我们在单指令周期处理器中遇到的性能瓶颈来自于最复杂的指令的问题。像我们的ARM或者Intel CPU流水线级数都已经到了14级。

虽然我们不能通过流水线来减少單条指令执行的“延时”这个性能指标但是，通过同时在执行多条指令的不同阶段我们提升了CPU的“吞吐率”。在外部看来我们的CPU好潒是“一心多用”，在同一时间同时执行五条不同指令的不同阶段。在CPU内部其实它就像生产线一样，不同分工的组件不断处理上游传遞下来的内容而不需要等待单件商品生产完毕之后，再启动下一件商品的生产过程

既然流水线可以增加我们的吞吐率，你可能就要问叻为什么我们不把流水线级数做的更深呢？为什么不做成20级、40级呢这个其实有很多原因，我们在后面会详细介绍这里，我先讲一个朂基本的原因就是增加流水线深度，其实是有性能成本的

我们用来同步时钟周期的，不再是指令级别的而不是流水线的厂阶段级别嘚。每一级流水线对应的输出都要放到流水线按寄存器（Pipeline Register）里面，然后在下一个时钟周期交给下一个流水线级去处理。所以每增加┅级的柳树西安，就要多一级写入到流水线寄存器的操作虽然流水线寄存器非常快，比如只有20皮秒

但是，如果我们不断加深流水线這些操作占整个指令的执行时间的比例就会不断增加。最后我们的性能瓶颈就会出现在这些overhead上。如果我们指令的执行有3纳秒也就是3000皮秒。我们需要20级的流水线那流水线寄存器的写入就需要花费400皮秒，占了超过10%这也就意味着，单纯的增加流水线级数不仅不能增加性能，反而会有更多的overhead的开销所以，设计合理的流水线级数也是现代CPU中非常重要的一点

讲到这里，相信你已经能够理解为什么我们的CPU需要流水线设计，也能把每一个刘先睡阶段在干什么和上一讲的整个CPU的数据通路的连接过程对上了。

可以看到为了能够不浪费CPU的性能，我们通过把指令的执行过程切分成一个一个流水线级，来提升CPU的吞吐率而我们本身的CPU的设计，又是由一个个独立的组合逻辑电路串接起来形成的天然能够适合这样采用流水线“专业分工”的工作方式。

因为每一级的overhead一味的增加流水线深度，并不能无限的提升性能同样的，因为指令的执行不再是顺序的一条条执行而是在上一条执行到一半的时候，下一条就可能已经开启了所以也为我们的程序帶来了很多的挑战。这些挑战和对应的解决方案在下几讲再说。

我们在前面讲过一个CPU的时钟周期，可以认为是完成一条简单指令的时間在这一讲之后，你觉得这句话正确吗为什么？在了解了CPU的流水线设计之后你是怎么理解这句话的？