04— 05 学年第一学期 数字电子技术基础
本课程共有教案本 课程类型
信息技术系现代技术教育、网络技术、计算机应用专业
教材处理情况 总体说明
本课程是计算机科学与技术专业的硬件基础课程，其先修课为高等数学、普通物理、电路基础、模拟电路，后读课程为计算机组成原理、微机原理、单片机原理、计算机接口技术、计算机网络技术等。 教材的选用：
数字电子技术基础简明教程（第二版） 清华大学电子学教研组编 余孟尝主编
进度安排：概述（绪论、数制）1.5学时，1.1节2学时，1.2节5学时，1.3节1学时，习题课0.5学时。
逻辑代数是分析和设计数字电路的数学工具，本章主要介绍逻辑代数的公式、定理及逻辑函数的化简方法。要求掌握常用数制及其转换，基本和常用逻辑运算，逻辑代数的公式、定理，逻辑函数的公式、图形化简法，逻辑函数的五种表示方法及相互之间的转换。
逻辑代数的公式、定理、逻辑函数的的公式、图形化简法。
公式、定理、规则的正确应用，逻辑函数化简的准确性
逻辑代数、数制及其转换、BCD码。 1.1 基本概念、公式和定理 1.2 逻辑函数的化简方法
1.3 逻辑函数的表示方法及其相互之间的转换
集成逻辑门是构成数字逻辑电路的基本单元。本章主要介绍CMOS和TTL集成逻辑门的逻辑功能和电气特性。要求掌握高、低电平与正、负逻辑的概念，二极管、三极管、MOS管的开关特性，熟悉二极管与门和或门，三极管非门的电路结构及工作原理；熟悉CMOS和TTL反相器的电路结构工作原理，掌握其电气特性和功能。掌握与门、或门、非门、与非门、或非门、与或非门、异或门、三态门、OD门、OC门、CMOS传输门的逻辑符号、逻辑功能。熟悉各种门电路的特点使用方法。
CMOS和TTL集成门电路，重点是外部特性，即逻辑功能和电气特性。
CMOS和TTL集成门电路的电气特性。
门电路，逻辑变量与两状态开关，高、低电平与正、负逻辑，分立元件门电路和集成门电路等概念。
2.1 半导体二极管、三极管和MOS管的开关特性 2.2 分立元件门电路 2.3 CMOS集成门电路 2.4 TTL集成门电路
本章主要介绍组合逻辑电路的分析和设计方法以及常用典型组合电路的功能、应用。 要求：掌握组合电路的特点、基本分析和设计方法，掌握加法器、比较器、编码器和译码器、数据选择器和分配器、只读存储器等常用组合电路的功能、应用及实现方法。熟悉典型中规模集成组合逻辑器件的功能、应用及用中规模集成器件实现组合逻辑函数的方法。了解组合电路中的竞争冒险。
组合电路的分析和设计方法，常用中规模集成器件的功能和应用。
组合电路的特点，功能表示方法及分类 3.1 组合电路的基本分析方法和设计方法 3.2 加法器和数值比较器 3.3 编码器和译码器 3.4 数据选择器和分配器
3.5 用中规模集成电路实现组合逻辑函数 3.6 只读存储器（ROM） 3.7 组合电路中的竞争冒险
本章主要介绍各类触发器的辑功能及触发方式，它是构成时序电路的基本单元。
要求：熟悉RS，JK，D，T触发器的电路结构，工作原理，掌握RS，JK，D，T触发器的逻辑符号，逻辑功能表示方法，触发方式及触发器间的相互转换。了解触发器的电气特性，熟悉常用集成触发器的特点和应用。
各类触发器的逻辑功能及触发方式。
对触发器的基本要求，触发器的现态、次态，触发器的分类。 4.1基本触发器 4.2同步触发器 4.3主从触发器 4.4边沿触发器
4.5时钟触发器的功能分类及转换 4.6触发器逻辑功能表示方法及转换 4.7触发器的电气特性
进度安排：概述、5.1节4，5.2节6，5.3节3，5.4节1，5.5节1，习题课1。
本章主要介绍时序电路的分析和设计方法以及计数器、寄存器等常用典型时序电路的功能及应用。
要求：掌握时序电路的特点、分类、功能描述方法，时序电路的基本分析和设计方法。熟悉计数器、寄存器、RAM、顺序脉冲发生器的功能，应用。掌握同步、异步计数器的工作原理，常用中规模集成计数器的功能、应用以及用中规模集成计数器构成N进制计数器的方法。了解三态逻辑和微机总线接口，可编程计数器，可编程逻辑器件（PLD）的基本结构及分类，PLA、PAL、GAL的基本原理、特点及应用。
时序电路的分析和设计方法。计数器、寄存器的功能、分类、常用中规模集成计数器的功能、应用。
时序逻辑电路的设计方法。
时序电路的特点，功能表示方法，分类 5.1 时序电路的基本分析和设计方法 5.2 计数器
5.3 寄存器和读/写存储器
5.4 顺序脉冲发生器、三态逻辑和微型计算机总线接口 5.5可编程时序逻辑电路
课时安排 本章共4学时。进度安排：概述、6.1节2，6.2节1，6.3节1。
本章主要介绍555定时器电路及多谐振荡器、施密特触发器和单稳态触发器等脉冲产生和整形电路的原理、功能、特点和应用。
要求：掌握555定时器，多谐、施密特、单稳的电路结构，工作原理，功能、特点和应用。
多谐振荡器，施密特触发器，单稳态触发器的功能与应用
多谐、施密特、单稳的工作原理
矩形脉冲的基本特点，555定时器电路及功能 6.1 多谐振荡器 6.2 施密特触发器 6.3 单稳态触发器
第七章数模、模数转换电路
本章共4学时，概述，7.1节2学时，7.2节2学时。
本章主要介绍D/A转换器，A/D转换器的基本原理，几种典型D/A，A/D转换器电路。 要求熟悉D/A，A/D转换器的基本原理及倒T型电阻网络D/A转换器，逐次渐近型、双积分型和并联比较型A/D转换器的基本工作原理，输出量和输入量间的定量关系，主要特点及参数。
典型D/A，A/D转换器电路基本工作原理，输出量与输入量之间的定量关系、特点及参数。
典型D/A，A/D转换器的基本工作原理。
广东外语艺术职业学院 课程授课教案填写说明
存档教案要求一门课程一份，除了课后反思一栏要求每一位任课教师根据自己上课的情况填写外，其他内容可以是备课小组集体智慧的结晶，而且评估更注重集体备课、资源共享的情况。
课程名称请按《教学指导书》上的课程名称填写。（以教务处网上发布的电子版《教学指导书》为准） 课程教案按开课学期分装成册并在封面注明是第几本和共几本。
课程类型请按《教学指导书》中的课程分类填写：公共类必修课/教育类必修课/学科类必修课/实践和研究课/公共类限选课/教育类限选课/学科类限选课/任选课。 授课教师请填写本学期本课程所有任课教师的姓名。
教材处理中的总体说明主要填写选用该教材的理由、该教材的主要特点。 教材处理情况中删减和补充的内容都必须写明变更的理由。
教材处理中的备注栏主要填写该课程选用的练习册、教参、教学辅助材料等。
太原理工大学现代科技学院学院《数字电子技术》课程设计报告
数字电子技术课程设计报告
太原理工大学现代科技学院
页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告
数字电子技术课程设计报告
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.
① 时间以12小时为一个周期； ② 显示时、分、秒；
③ 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； ④ 计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； ⑤ 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 （2）设计要求
① 画出电路原理图（或仿真电路图）； ② 元器件及参数选择； ③ 电路仿真与调试；
④ PCB文件生成与打印输出。
自行装配和调试，并能发现问题和解决问题。
写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。
页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告
译 码 显 示 电 路时计数器分计数器秒计数器振荡器校时电路报时电路多级分频器（a） 数字钟组成框图
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。如图（b）所示，由ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
（b） CMOS 晶体振荡器（仿真电路）
页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告
一般采用10进制计数器如74HC290、74HC390等来实现时间计数单元的计数功能。本次设计中选择74HC390。由其内部逻辑框图可知，其为双2-5-10异步计数器，并每一计数器均有一个异步清零端（高电平有效）。
秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。
秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６进制计数器的电路连接方法如图 ２.４所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。
十进制-六进制转换电路
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为１２进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行１２进制转换。利用１片７４ＨＣ３９０实现１２进制计数功能的电路如图（d）所示。
另外，图（d）所示电路中，尚余－２进制计数单元，正好可作为分频器２ＨZ输出信号转化为１ＨZ信号之用。
4．译码驱动及显示单元电路
选择ＣＤ４５１１作为显示译码电路；选择ＬＥＤ数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。
计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为十进制数码送到数码管中显示出来。
页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告
数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用COMS与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ（不可太高或太低）信号；输出端则与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。
实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图（f）。
（f）带有消抖电路的校正电路
电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为
5、9和5，因此可将分计数器十位的QＣ和QＡ 、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与，从而产生报时控制信号。
报时电路可选74HC30来构成。74HC30为8输入与非门。
页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告
说明：当时间在59分50秒到59分59秒期间时 分十位、分个
位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计－整点报时电路部分
1．四连面包板1块（编号A45）
2．镊子1把 3．剪刀1把
15．32.768k时钟晶体1个 16．蜂鸣器10个（每班） 1） 芯片连接图
页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告
面包板一块总共由五部分组成，一竖四横，面包板本身就是一种免焊电板。 面包板的样式是：
页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告
1． 面包板旁一般附有香蕉插座，用来输入电压、信号及接地。 2． 上图中连着的黑线表示插孔是相通的。
3． 拉线时，尽量将线紧贴面包板，把线成直角，避免交叉，也不要跨越元件。 4． 面包板使用久后，有时插孔间连接铜线会发生脱落现象，此时要将此排插孔做记号。并不再使用。
数字钟从原理上讲是一种典型的数字电路，可以由许多中小规模集成电路组成，所以可以分成许多独立的电路。
由74HC390、7400、数码管与4511组成，电路如图一。
由74HC390、7400、数码管与4511组成，电路如图二。
页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告
511、一个74HC390与一个7400芯片组成，电路如图三。
（四） 双六十进制电路
由2个六十进制连接而成，把分个位的输入信号与秒十位的Qc相连，使其产生进位，电路图如图四。
页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告
由1个十二进制电路、2个六十进制电路组成，因上面已有一个双六十电路，只要把它与十二进制电路相连即可，详细电路见图五。
1000Hz 5V时，分，秒计时电路图
由74CH51D、74HC00D与电阻组成，校正电路有分校正和时校正两部分，电路如图六。
B分钟校正电路分校正时锁定小时信号输入R410MohmU3B456图中采用基本RS触发器构成开关消抖动电路，其中与非门选用74HC00；对J1和J2，因为校正信号与0相与为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态，当开关打向上时，情况正好与上述相反，这时电路处于校时状态。74HC00D数字钟设计－校时电路部分
由晶体与2个30pF电容、1个4060、一个10兆的电阻组成，芯片3脚输出2Hz的方波信号，电路如图七。
由74HC30D和蜂鸣器组成，当时间在59:50到59:59时，蜂鸣报时，电路如图八。
页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告
说明：当时间在59分50秒到59分59秒期间时 分十位、分个
位和秒十位均保持不变，分别为5，9和5；因此，可以将分计数器十位的Qc和QA，个位的QD和QA及秒计数器十位的QC和QA相与，从而产生报时控制信号。IO1分计数器十位的Qc和QAIO2U11VCCIO35VVCCX182345V分计数器个位的QD和QAIO.5WIO512秒计数器十位的QC和QAIO674HC30D数字钟设计－整点报时电路部分
六、总接线元件布局简图
整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。
其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。
电路的信号输入由晶振电路产生，并输入各电路。 简图如图九。
因仿真与实际元件上的差异，所以在原有的简图的基础上，又按实际布局画了这张按实际芯片布局的接线图，如图十。
1． 实验过程中遇到的问题及解决方法
测试面包板各触点是否接通。
② 七段显示器与七段译码器的测量
页 太原理工大学现代科技学院学院《数字电子技术》课程设计报告
把显示器与CD4511相连，第一次接时，数码管完全没有显示数字，检查后发现是数码管未接地而造成的，接地后发现还是无法正确显示数字，用万用表检测后，发现是因芯片引脚有些接触不良而造成的，所以确认芯片是否接触良好是非常重要的一件事。
③ 时间计数电路的连接与测试
六进制、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以解决了。但在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。最后，在重对连线时发现是线路接错引脚造成的，改过之后，显示就正常了。
因上面程因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时一定要注意把不要的多余的线拿掉。
通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。
通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。
我希望老师在我们动手制作之前应先告诉我们一些关于所做电路的资料、原理，以及如何检测电路的方法，还有关于检测芯片的方法。这样会有助于我们进一步的进入状况，完成设计
《数字电路硬件设计实践》 贾秀美 主编 高等教育出版社 《电子线路设计、实验、测试》 谢自美主编 华中理工出版社。 《数字电子技术基础》 阎 石 主编 高等教育出版社
点击联系发帖人
